CORSAIR сообщает, что память DDR5-6400 появится позже в этом году

Дальнейшие улучшения
В DDR5 отдельные модули разделены на два отдельных канала по дизайну, что позволяет использовать более короткие трассы, которые способствуют меньшей задержке и более высокой скорости, когда дело доходит до связи с отдельными микросхемами памяти в модуле памяти. Это также позволяет использовать то, что называется зеркалированием команд / адресов, поскольку сигнал от ЦП должен проходить более короткий общий путь для доступа к конкретным банкам памяти, тогда как в DDR4 сигнал команды / адреса должен проходить через все банки памяти за более длительный срок. цепь.

В DDR4, когда нужно было обновить один банк памяти, ЦП должен был ждать обновления всех банков памяти в модуле, прежде чем выполнять другое чтение или запись. С DDR5 у нас есть удвоение групп банков, и когда необходимо обновить банк, обновляется только один и тот же банк каждой группы, что позволяет получить доступ к другим группам банков памяти без необходимости ожидания ЦП.

Общая задержка при однократном доступе с DDR5 относительно не изменилась, в то время как задержка CAS увеличилась, общая задержка для комплекта DDR5 верхнего уровня будет аналогична предыдущим поколениям тактовой частоты DRAM на уровне 14-15 нс благодаря улучшениям, о которых мы упоминали ранее.

ON-DIE ECC
Надежность снижается по мере того, как технологические процессы сокращаются, что приводит к увеличению задержек и снижению времени в целом на более высоких скоростях. DDR5 включает встроенный ECC как часть своей спецификации, что помогает уменьшить количество ошибок и позволяет микросхемам памяти работать на более высоких частотах. Чтобы быть ясным, это не означает, что основная DDR5 использует полноценную реализацию ECC, все еще будут незарегистрированные модули для типичных потребительских приложений и модули ECC для корпоративных / исследовательских приложений.